声明：本站部分公告与职位内容由本站根据官方招聘公告进行整理编辑。由于用人单位需求专业、学历学位、资格条件、职位编制、备注内容等内容情况复杂且有变化可能，是否符合招聘条件以用人单位公告为准或请联系用人单位确认。本站整理编辑的职位信息仅供求职者参考，如因此造成的损失本站不承担任何责任！
职位详情
基本信息
职位名称：资深逻辑设计岗位
职位类型：其他科研支撑岗
工作地点：北京
招聘人数： 若干
报名方式：网上系统
截止时间：2023-08-04
用人部门：中国科学院空间应用工程与技术中心电子信息研究室#
其他要求
学历要求：博士研究生
需求专业：
电子信息
该需求专业仅展示一级学科
岗位职责
1.负责FPGA、SOC系统设计及逻辑开发研制工作； 2.编写产品开发需求、设计方案，完成相关评审； 3.完成产品的调试及相关测试验证工作。
任职要求
1.自启事发布之日起至2023年8月4日，凡符合应聘条件的人员均可报名，招满即止。
2.简历投递：应聘者点击中心招聘平台链接https://csu.zhiye.com/AllJob，选择相应岗位投递，投递时请提供附件2及其他证明材料。所有应聘材料不得涉密。
3.中心将根据招聘条件对应聘人员进行筛选，用人部门通知筛选通过者进行初面，初面通过后将相关材料报人事教育处，由人事教育处组织所级答辩。面试时间和地点另行通知。
2.简历投递：应聘者点击中心招聘平台链接https://csu.zhiye.com/AllJob，选择相应岗位投递，投递时请提供附件2及其他证明材料。所有应聘材料不得涉密。
3.中心将根据招聘条件对应聘人员进行筛选，用人部门通知筛选通过者进行初面，初面通过后将相关材料报人事教育处，由人事教育处组织所级答辩。面试时间和地点另行通知。
其他说明
1.熟练掌握VHDL/Verilog语言，熟悉常用SoC和FPGA器件（Xilinx、Actel等）开发流程，了解FPGA资源评估、时序分析方法；
2.熟悉Vivado/ISE/Libero等任意一种FPGA开发环境；
3.掌握示波器、信号发生器、仿真工具等硬件测试仪器的使用方法；
4.熟悉以太网、1553B、CAN、LVDS等航天领域常用通信协议者优先；
5.认真踏实，团队合作意识强。
2.熟悉Vivado/ISE/Libero等任意一种FPGA开发环境；
3.掌握示波器、信号发生器、仿真工具等硬件测试仪器的使用方法；
4.熟悉以太网、1553B、CAN、LVDS等航天领域常用通信协议者优先；
5.认真踏实，团队合作意识强。
附件下载
更多热点资讯！欢迎扫描下方二维码关注伯小乐官方微信（QQ交流群：）。
重要风险提示：如招聘单位在招聘过程中向求职者提出收取押金、保证金、体检费、材料费、成本费，或指定医院体检等，求职者有权要求招聘单位出具物价部门批准的收费许可证明材料，若无法提供相关证明，请求职者提高警惕，有可能属于诈骗或违规行为。