工程师岗1—全数字PET 2.0：即插即成像PET技术
面议
带薪年假
声明：本站部分公告与职位内容由本站根据官方招聘公告进行整理编辑。由于用人单位需求专业、学历学位、资格条件、职位编制、备注内容等内容情况复杂且有变化可能，是否符合招聘条件以用人单位公告为准或请联系用人单位确认。本站整理编辑的职位信息仅供求职者参考，如因此造成的损失本站不承担任何责任！
职位详情
基本信息
职位名称：工程师岗1—全数字PET 2.0：即插即成像PET技术
职位类型：实验技术岗
工作地点：安徽合肥
招聘人数： 1
报名方式：站内投递
截止时间：详见正文
用人部门：合肥综合性国家科学中心人工智能研究院
其他要求
学历要求：硕士研究生
需求专业：
计算机科学与技术
该需求专业仅展示一级学科
岗位职责
1.负责数字硬件电路设计、调试、测试工作；2.负责FPGA代码的编写、调试、仿真、维护工作；3.负责公司硬件选型和评估工作；4.负责产品相关技术文档、测试计划编写；5.参与产品需求分析和系统定义、参数确定。
任职要求
单位福利
1.编制管理：优秀人才可入编。
2.基本福利：五险一金、职业年金、带薪年休假、定期健康体检、工会福利、生日福利、节假日福利、法定节假日、定期科研培训交流沙龙、应届生面试补贴等。
3.住房保障：配租人才公寓或专家公寓一套，享受高新区职住平衡试点购房政策等。
4.子女入学：协助安排员工子女入学等事宜。
5.纵向项目：重点推荐申请国家自然科学基金青年基金（2021年度研究院“青基”资助率83%）、中国博士后科学基金、安徽省博士后科研活动资助、合肥市博士后科研活动资助、安徽省自然科学基金等各类科技计划或专项项目。
6.工作条件：提供良好的办公设施、校园式工作场所及研究环境，由中科大等顶级高校优秀教授、博导带队的工作团队，科研力量雄厚、学术氛围浓郁。
7.出站博士后，条件符合者研究院协助申请认定副高级或正高级职称；我院出站博士后，优先聘用。
应聘材料
最新个人简历，重点标明研究内容、研究成果、荣誉奖励等
1.编制管理：优秀人才可入编。
2.基本福利：五险一金、职业年金、带薪年休假、定期健康体检、工会福利、生日福利、节假日福利、法定节假日、定期科研培训交流沙龙、应届生面试补贴等。
3.住房保障：配租人才公寓或专家公寓一套，享受高新区职住平衡试点购房政策等。
4.子女入学：协助安排员工子女入学等事宜。
5.纵向项目：重点推荐申请国家自然科学基金青年基金（2021年度研究院“青基”资助率83%）、中国博士后科学基金、安徽省博士后科研活动资助、合肥市博士后科研活动资助、安徽省自然科学基金等各类科技计划或专项项目。
6.工作条件：提供良好的办公设施、校园式工作场所及研究环境，由中科大等顶级高校优秀教授、博导带队的工作团队，科研力量雄厚、学术氛围浓郁。
7.出站博士后，条件符合者研究院协助申请认定副高级或正高级职称；我院出站博士后，优先聘用。
应聘材料
最新个人简历，重点标明研究内容、研究成果、荣誉奖励等
其他说明
1.具有Xilinx K7、Zynq或Altera Cyclone系列FPGA的数字逻辑电路开发与调试经验；
2.掌握Verilog语言，熟悉数字电路功能、时序仿真工具；
3.熟悉FPGA接口电路；
4.能够独立完成SPI，I2C，CAN，RS232等接口的FPGA驱动程序的设计与调试；
5.能够设计数字逻辑电路进行数字信号的实时处理；
6.能够运用Python、MatLab等语言设计程序进行所开发电路系统的性能测试与分析；
7.具有50Msps及以上采样率ADC数据采集系统设计开发经验优先；
8.具有千兆速率的TCP/IP或UDP通讯接口，PCI-E接口开发经验优先。
9.具有较强的责任心和团队协作精神。
10.年龄35周岁以下。
2.掌握Verilog语言，熟悉数字电路功能、时序仿真工具；
3.熟悉FPGA接口电路；
4.能够独立完成SPI，I2C，CAN，RS232等接口的FPGA驱动程序的设计与调试；
5.能够设计数字逻辑电路进行数字信号的实时处理；
6.能够运用Python、MatLab等语言设计程序进行所开发电路系统的性能测试与分析；
7.具有50Msps及以上采样率ADC数据采集系统设计开发经验优先；
8.具有千兆速率的TCP/IP或UDP通讯接口，PCI-E接口开发经验优先。
9.具有较强的责任心和团队协作精神。
10.年龄35周岁以下。
附件下载
更多热点资讯！欢迎扫描下方二维码关注伯小乐官方微信（QQ交流群：）。
重要风险提示：如招聘单位在招聘过程中向求职者提出收取押金、保证金、体检费、材料费、成本费，或指定医院体检等，求职者有权要求招聘单位出具物价部门批准的收费许可证明材料，若无法提供相关证明，请求职者提高警惕，有可能属于诈骗或违规行为。